English  |  正體中文  |  简体中文  |  Post-Print筆數 : 27 |  Items with full text/Total items : 92416/122720 (75%)
Visitors : 26256053      Online Users : 114
RC Version 6.0 © Powered By DSPACE, MIT. Enhanced by NTU Library IR team.
Scope Tips:
  • please add "double quotation mark" for query phrases to get precise results
  • please goto advance search for comprehansive author search
  • Adv. Search
    HomeLoginUploadHelpAboutAdminister Goto mobile version
    政大機構典藏 > 理學院 > 資訊科學系 > 會議論文 >  Item 140.119/84121
    Please use this identifier to cite or link to this item: http://nccur.lib.nccu.edu.tw/handle/140.119/84121


    Title: Verification Process for Digital IC Design
    Authors: Jang, Hung-Chin;Lien, Yao-Nan;Chou, Shi-Kung
    張宏慶;連耀南;周世剛
    Contributors: 資科系
    Keywords: 驗證模型、IC 設計
    Date: 2011-07
    Issue Date: 2016-04-11 16:05:00 (UTC+8)
    Abstract: 本研究旨在為IC 設計之驗證,設計一套有助於提高IC 產品品質的軟體工程驗證模型 。過去在IC設計領域並沒有一套完整流程,明確規範每個驗證步驟該有的程序與方法。我們參考軟體開發模型中的現有架構並加以修改,設計出一套符合軟體工程需求的標準流程(SOP),藉由該流程,IC 驗證能被標準化,並能明確掌握所需時程與人力,降低成本,提高產能。由於一個軟體設計流程需要歷經多年的使用改進方能達到成熟階段。本研究所發展的驗證流程與工具不僅能適用於USB3.0 開發,並能適用於任何一種數位IC 的驗證流程。
    Relation: 2011 Joint Conference on Taiwan Software Engineering (TCSE), Taipei, Taiwan, Jul 8-9, 2011
    Data Type: conference
    Appears in Collections:[資訊科學系] 會議論文

    Files in This Item:

    File Description SizeFormat
    1-6.pdf412KbAdobe PDF1651View/Open


    All items in 政大典藏 are protected by copyright, with all rights reserved.


    社群 sharing

    著作權政策宣告
    1.本網站之數位內容為國立政治大學所收錄之機構典藏,無償提供學術研究與公眾教育等公益性使用,惟仍請適度,合理使用本網站之內容,以尊重著作權人之權益。商業上之利用,則請先取得著作權人之授權。
    2.本網站之製作,已盡力防止侵害著作權人之權益,如仍發現本網站之數位內容有侵害著作權人權益情事者,請權利人通知本網站維護人員(nccur@nccu.edu.tw),維護人員將立即採取移除該數位著作等補救措施。
    DSpace Software Copyright © 2002-2004  MIT &  Hewlett-Packard  /   Enhanced by   NTU Library IR team Copyright ©   - Feedback